

**\* NOTICES \***

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

**CLAIMS**

---

[Claim(s)]

[Claim 1] Schematic-capture equipment of a CAD system characterized by providing the following. The library which has the symbol by which the error rule and calculation rule about the parameter and this parameter with which the property is expressed about the various elements which constitute a design circuit were defined. A symbol selection means to choose a processing-object symbol among the symbols of the various aforementioned elements. A circuit diagram creation means to connect the terminal of the aforementioned processing-object symbol with wiring, and to create a circuit diagram block. When the 1st parameter value setting means and aforementioned parameter setup means which sets up the input numeric value to a circuit diagram block as a numeric value of the parameter of this processing-object symbol set up the numeric value of the aforementioned parameter, The parameter value error-checking section which performs error checking about the numeric value of the parameter by the parameter error rule defined to the aforementioned processing-object symbol, When the aforementioned parameter value setting means sets up the numeric value of the aforementioned parameter, The 2nd parameter value setting means which sets up the parameter value calculated in the parameter value calculation section which calculates parameter value by the parameter value calculation rule defined to the aforementioned processing-object symbol, and the aforementioned parameter value calculation section as a numeric value of the parameter of the aforementioned processing-object symbol.

[Claim 2] Schematic-capture equipment of the CAD system according to claim 1 characterized by having the rewriting means which rewrites a parameter error rule and a parameter calculation rule.

---

[Translation done.]

**THIS PAGE BLANK (USPTO)**

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-247207

(43)公開日 平成10年(1998) 9月14日

(51)Int.Cl.<sup>6</sup>

識別記号

F I

G 0 6 F 17/50

G 0 1 R 31/28

G 0 6 F 17/00

H 0 1 L 21/82

H 0 5 K 3/00

G 0 6 F 15/60

H 0 5 K 3/00

G 0 1 R 31/28

G 0 6 F 15/20

15/60

6 5 8 V

D

F

D

6 0 4 D

審査請求 未請求 請求項の数19 Q L (全 17 頁) 最終頁に続く

(21)出願番号

特願平9-50105

(22)出願日

平成9年(1997) 3月5日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 千葉 典道

東京都日野市旭が丘3丁目1番地の1 株  
式会社東芝日野工場内

(72)発明者 林原 幹雄

東京都日野市旭が丘3丁目1番地の1 株  
式会社東芝日野工場内

(72)発明者 徳永 龍也

東京都日野市旭が丘3丁目1番地の1 株  
式会社東芝日野工場内

(74)代理人 弁理士 本田 崇


最終頁に続く

(54)【発明の名称】 不具合部分推定システム

(57)【要約】

【課題】 検出洩れが無く確実に不具合部分を自動検出すること。

【解決手段】 推定手段307は、PCB-CADから得られるレイアウトデータ40、或いは試作基板測定結果30と、シミュレーションデータベース302内のプリント回路基板のシミュレーションによる電磁解析結果データ、基本レイアウト測定データベース304内のプリント回路基板のレイアウトの実測によるレイアウト解析結果データ、不具合事例分析データベース306内のプリント回路基板の不具合事例データを比較照合し、設計、又は試作したプリント回路基板の不具合が発生しそうな箇所の推定結果を出す。上記各データベースのデータは経験を積んだ優秀な技術者が不具合部分を推定するのに用いるデータと同レベルのものであるため、前記技術者と同程度に不具合部分を確実に自動検出することができ、しかも、人間と違い検出洩れがほとんど無い。



**【特許請求の範囲】**

【請求項1】 部品情報及びこれらの部品の接続情報を入力する入力手段と、

この入力手段で入力された部品情報及びこれらの部品の接続情報に基づいて回路図面のレイアウトデータを作成する回路図作成手段と、

この回路図作成手段で作成された回路図面の不具合部分を推定するための事例を蓄積して記憶するデータベースと、

前記回路図作成手段により作成された回路情報と前記データベースの記憶内容とを比較し、設計された回路基板の不具合部分を推定する推定手段とを具備することを特徴とする不具合部分推定システム。

【請求項2】 前記推定手段は、前記入力手段による部品情報及び配線情報の入力が入力された後に、不具合の有無を推定することを特徴とする請求項1記載の不具合部分推定システム。

【請求項3】 前記推定手段は、前記入力手段による部品情報及び配線情報の入力が行われる毎に、その入力された情報の不具合の有無を推定することを特徴とする請求項1記載の不具合部分推定システム。

【請求項4】 前記データベースは、プリント回路基板のレイアウトの不具合部分を分析することにより得られた不具合事例を分析対象になったレイアウトデータに対応して蓄積する不具合事例分析データベースを有し、前記推定手段は、回路図作成手段によりプリント回路基板を設計した際に得られるレイアウトデータと同一又は近似している前記データベース内のレイアウトデータに対応する前記不具合事例から、前記回路図作成手段により設計したプリント回路基板のレイアウトの不具合部分を推定することを特徴とする請求項1記載の不具合部分推定システム。

【請求項5】 前記データベースは、プリント基板上に形成された回路間の電磁的な諸特性をシミュレートする電磁的解析の解析結果を解析対象となった前記回路のレイアウトデータに対応して蓄積する電磁界シミュレーションデータベースとを有し、前記推定手段は、回路図作成手段によりプリント回路基板を設計した際に得られるレイアウトデータと同一又は近似している前記データベース内のレイアウトデータに対応する前記解析結果から、前記回路図作成手段により設計したプリント回路基板のレイアウトの不具合部分を推定することを特徴とする請求項1記載の不具合部分推定システム。

【請求項6】 前記データベースは、プリント基板上に形成された回路の基本的なレイアウトの電気的性質やレイアウトパターン寸法などを実測した測定結果を測定対象になった基本的なレイアウトデータに対応して蓄積する基本レイアウト測定データベースを有し、前記推定手段は、回路図作成手段によりプリント回路基

板を設計した際に得られるレイアウトデータと同一又は近似している前記データベース内の基本的なレイアウトデータに対応する前記実測結果から、前記回路図作成手段により設計したプリント回路基板のレイアウトの不具合部分を推定することを特徴とする請求項1記載の不具合部分推定システム。

【請求項7】 前記データベースは、プリント基板上に形成された回路間の電磁的な諸特性をシミュレートする電磁的解析の解析結果を解析対象となった前記回路のレイアウトデータに対応して蓄積する電磁界シミュレーションデータベースと、プリント基板上に形成された回路の基本的なレイアウトの電気的性質やレイアウトパターン寸法などを実測した測定結果を測定対象になった基本的なレイアウトデータに対応して蓄積する基本レイアウト測定データベースとを有し、

前記推定手段は、回路図作成手段によりプリント回路基板を設計した際に得られるレイアウトデータと同一又は近似している前記電磁界シミュレーションデータベース内のレイアウトデータに対応する前記解析結果及び前記基本レイアウトデータベース内の基本的なレイアウトデータに対応する前記実測結果とから、前記回路図作成手段により設計したプリント回路基板のレイアウトの不具合部分を推定することを特徴とする請求項1記載の不具合部分推定システム。

【請求項8】 前記データベースは、プリント基板上に形成された回路間の電磁的な諸特性をシミュレートして電磁的解析の解析結果を解析対象となった前記回路のレイアウトデータに対応して蓄積する電磁界シミュレーションデータベースと、

プリント回路基板のレイアウトの不具合部分を分析することにより得られた前記不具合事例を分析対象になったレイアウトデータに対応して蓄積する不具合事例分析データベースとを有し、

前記推定手段は、回路図作成手段によりプリント回路基板を設計した際に得られるレイアウトデータと同一又は近似している前記電磁界シミュレーションデータベース内のレイアウトデータに対応する前記解析結果及び前記不具合事例分析データベース内のレイアウトデータに対応する前記不具合事例とから、前記回路図作成手段により設計したプリント回路基板のレイアウトの不具合部分を推定することを特徴とする請求項1記載の不具合部分推定システム。

【請求項9】 前記データベースは、プリント基板上に形成された回路の基本レイアウトの電気的性質やレイアウトパターン寸法などを実測した測定結果を測定対象になった基本的なレイアウトデータに対応して蓄積する基本レイアウト測定データベースと、プリント回路基板のレイアウトの不具合部分を分析して得られた前記不具合事例を分析対象になったレイアウト

データに対応して蓄積する不具合事例分析データベースとを有し、

前記推定手段は、PCB-CADによりプリント回路基板を設計した際に得られるレイアウトデータと同一又は近似している前記基本レイアウト測定データベース内の基本的なレイアウトデータに対応する前記実測結果及び前記不具合事例分析データベース内のレイアウトデータに対応する前記不具合事例とから、前記PCB-CADにより設計したプリント回路基板のレイアウトの不具合部分を推定することを特徴とする請求項1記載の不具合部分推定システム。

【請求項10】 前記データベースは、プリント基板上に形成された回路間の電磁的な諸特性をシミュレートした解析結果を解析対象となった前記回路のレイアウトデータに対応して蓄積する電磁界シミュレーションデータベースと、

プリント基板上に形成された回路の基本的なレイアウトの電氣的性質やレイアウトパターン寸法などを実測した測定結果を測定対象になった基本的なレイアウトデータに対応して蓄積する基本レイアウト測定データベースと、

プリント回路基板の不具合部分を分析して得られた前記不具合事例を分析対象になったレイアウトデータに対応して蓄積する不具合事例分析データベースとを有し、

前記推定手段は、PCB-CADによりプリント回路基板を設計した際に得られるレイアウトデータと同一又は近似している前記電磁界シミュレーションデータベース内のレイアウトデータに対応する前記解析結果、前記基本レイアウトデータベース内の基本的なレイアウトデータに対応する前記実測結果及び前記不具合事例分析データベース内のレイアウトデータに対応する前記不具合事例とから、前記PCB-CADにより設計したプリント回路基板のレイアウトの不具合部分を推定することを特徴とする請求項1記載の不具合部分推定システム。

【請求項11】 入力された部品情報及びこれらの部品の接続情報に基づいて回路図面のレイアウトデータを作成する回路図作成手段と、

この回路図作成手段で作成されたレイアウトデータに基づき製造された回路基板の不具合部分を推定するための事例を蓄積、記憶するデータベースと、

前記回路図作成手段により作成された回路情報と前記データベースとを比較し、前記製造された回路基板の不具合部分を推定する推定手段とを具備することを特徴とする不具合部分推定システム。

【請求項12】 前記データベースは、プリント基板上に形成された回路間の電磁的な諸特性をシミュレートして電磁的解析の解析結果を解析対象となった前記回路のレイアウトデータに対応して蓄積する電磁界シミュレーションデータベースとを有し、

前記推定手段は、試作したプリント回路基板を測定して

得られるレイアウトデータと同一又は近似している前記データベース内のレイアウトデータに対応する前記解析結果から、前記試作したプリント回路基板のレイアウトの電磁的な不具合部分を推定することを特徴とする請求項11記載の不具合部分推定システム。

【請求項13】 前記データベースは、プリント基板上に形成された回路の基本的なレイアウトの電氣的性質やレイアウトパターン寸法などを実測した測定結果を測定対象になった基本的なレイアウトデータに対応して蓄積する基本レイアウト測定データベースとを有し、

前記推定手段は、試作したプリント回路基板を測定して得られるレイアウトデータと同一又は近似している前記データベース内の基本的なレイアウトデータに対応する前記実測結果から、前記試作したプリント回路基板のレイアウトの不具合部分を推定することを特徴とする請求項11記載の不具合部分推定システム。

【請求項14】 前記データベースは、プリント回路基板のレイアウトの不具合部分を分析して得られた前記不具合事例を分析対象になったレイアウトデータに対応して蓄積する不具合事例分析データベースとを有し、

前記推定手段は、試作したプリント回路基板を測定して得られるレイアウトデータと同一又は近似している前記データベース内のレイアウトデータに対応する前記不具合事例から、前記試作したプリント回路基板のレイアウトの不具合部分を推定することを特徴とする請求項11記載の不具合部分推定システム。

【請求項15】 前記データベースは、プリント基板上に形成された回路間の電磁的な諸特性をシミュレートして電磁的解析の解析結果を解析対象となった前記回路のレイアウトデータに対応して蓄積する電磁界シミュレーションデータベースと、

プリント基板上に形成された回路の基本的なレイアウトの電氣的性質やレイアウトパターン寸法などを実測した測定結果を測定対象になった基本的なレイアウトデータに対応して蓄積する基本レイアウト測定データベースとを有し、

前記推定手段は、試作したプリント回路基板を測定して得られるレイアウトデータと同一又は近似している前記電磁界シミュレーションデータベース内のレイアウトデータに対応する前記解析結果及び前記基本レイアウトデータベース内の基本的なレイアウトデータに対応する前記実測結果とから、前記試作したプリント回路基板のレイアウトの不具合部分を推定することを特徴とする請求項11記載の不具合部分推定システム。

【請求項16】 前記データベースは、プリント基板上に形成された回路間の電磁的な諸特性をシミュレートして電磁的解析の解析結果を解析対象となった前記回路のレイアウトデータに対応して蓄積する電磁界シミュレーションデータベースと、

プリント回路基板のレイアウトの不具合部分を分析して

得られた前記不具合事例を分析対象になったレイアウトデータに対応して蓄積する不具合事例分析データベースとを有し、

前記推定手段は、試作したプリント回路基板を測定して得られるレイアウトデータと同一又は近似している前記電磁界シミュレーションデータベース内のレイアウトデータに対応する前記解析結果及び前記不具合事例分析データベース内のレイアウトデータに対応する前記不具合事例とから、前記試作したプリント回路基板のレイアウトの不具合部分を推定することを特徴とする請求項11記載の不具合部分推定システム。

【請求項17】 前記データベースは、プリント基板上に形成された回路の基本的なレイアウトの電気的性質やレイアウトパターン寸法などを実測した測定結果を測定対象になった基本レイアウトデータに対応して蓄積する基本レイアウト測定データベースと、

プリント回路基板のレイアウトの不具合部分を分析して得られた不具合事例を分析対象になったレイアウトデータに対応して蓄積する不具合事例分析データベースとを有し、

前記推定手段は、試作したプリント回路基板を測定して得られるレイアウトデータと同一又は近似している前記基本レイアウト測定データベース内の基本的なレイアウトデータに対応する前記実測結果及び前記不具合事例分析データベース内のレイアウトデータに対応する前記不具合事例とから、前記試作したプリント回路基板のレイアウトの不具合部分を推定することを特徴とする請求項11記載の不具合部分推定システム。

【請求項18】 前記データベースは、プリント基板上に形成された回路間の電磁的な諸特性をシミュレートして電磁的解析の解析結果を解析対象となった前記回路のレイアウトデータに対応して蓄積する電磁界シミュレーションデータベースと、

プリント基板上に形成された回路の基本的なレイアウトの電気的性質やレイアウトパターン寸法などを実測した測定結果を測定対象になった基本的なレイアウトデータに対応して蓄積する基本レイアウト測定データベースと、

プリント回路基板のレイアウトの不具合部分を分析して得られた不具合事例を分析対象になったレイアウトデータに対応して蓄積する不具合事例分析データベースとを有し、

前記推定手段は、試作したプリント回路基板を測定して得られるレイアウトデータと同一又は近似している前記電磁界シミュレーションデータベース内のレイアウトデータに対応する前記解析結果、前記基本レイアウトデータベース内の基本的なレイアウトデータに対応する前記実測結果及び前記不具合事例分析データベース内のレイアウトデータに対応する前記不具合事例とから、前記試作したプリント回路基板のレイアウトの不具合部分を推

定することを特徴とする請求項11記載の不具合部分推定システム。

【請求項19】 前記推定手段は、推定した不具合部分を前記不具合事例分析手段にフィードバックし、この不具合事例分析手段はこの時の分析結果を不具合事例として前記不具合事例分析データベースに蓄積することを特徴とする請求項4、8、9、10、14、16、17、18いずれか1記載の不具合部分推定システム。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は電子機器で用いられているプリント回路基板設計システム係り、特にプリント回路基板の不具合部分を推定する不具合部分推定システムに関する。

【0002】

【従来の技術】近年、電子機器は機能の向上が図られる一方、小形化が図られている。これに伴い、これらの電子機器に用いられるプリント基板の構成は、より複雑化し、集積化が進んでいる。このため、従来、手作業で行っていたプリント回路基板の設計は、PCB-CAD等を利用した機械化がなされるようになってきた。このため、電子機器で用いられるプリント回路基板を、一般的な基板設計者が行う場合、図13に示すようなプリント回路基板設計システムを用いて設計が行われている。

【0003】101は設計するプリント回路の部品配置及び配線を行うPCB-CADで、回路図エントリーツール11、部品配置ツール12、レイアウトエントリーツール13を有している。このPCB-CAD101には、PCB-CAD101に必要な各種情報を入力する入力部102、設計途中の、又は設計した回路のレイアウトなどを表示する表示部103、PCB-CAD101で設計した回路が設計ルールを満足しているかどうかを検証するルールチェッカー104が接続されている。また、105はPCB-CADを使って設計された回路情報のシミュレーションを行うシミュレータであって、シミュレーション対象の回路情報を入力する入力部106、シミュレーション結果を表示する表示部107が接続されている。

【0004】次に上記したプリント回路基板設計システムを用いてプリント回路基板を設計、製造するまでの処理について図14のフローチャートを参照にして説明する。まず、基板設計者は、ステップ901にて、回路図のエントリーとしてこれから設計する基板で用いる部品名、どの部品とどの部品が接続されているかを示す接続情報を入力部102からPCB-CAD101に入力する。次に基板設計者は、回路設計者が作成した部品接続図をもとにLSIなどの部品の配置をPCB-CAD101を用いて決める(ステップ902の部品配置)。部品配置が決まったらその部品配置で不具合が生じそうかどうかラフな検査を行い(ステップ903の配置検

査)、不具合が生じそうな部品配置だった場合は不合格と判断し、ステップ902に戻って部品配置をやり直す。ステップ903の配置検査で、不具合が生じそうにない部品配置だった場合は合格と判断し、配線を行う(ステップ904の配線)。

【0005】配線したら設計ルールに違反していないかどうかをルールチェッカー104を用いて検証し(ステップ905の設計ルール)、違反部分があった場合はステップ904に戻って違反部分の修正を行う。このようにして違反部分の修正が終わったら、その基板レイアウトで不具合が生じそうかどうかを検査する(ステップ906のレイアウト検査)。不具合が生じそうなレイアウトの場合は不合格と判断し、不具合レベルの判定をする(ステップ907のレベル判定)。この判定の結果、修正が必要であれば、その修正が配線のみの修正で済むのか部品配置をも修正しなければならないのか、修正の範囲を判定する(ステップ908の範囲判定)。配線のみの修正で済むと判定したら、ステップ904の配線へ戻る。部品配置をも修正しなければならないと判定したら、ステップ902の部品配置へ戻る。

【0006】上記したステップ907のレベル判定の結果、シミュレーションによる確認が必要な場合は不具合が生じそうな部分の抽出を行う(ステップ909の不具合部分の抽出)。不具合が生じそうな部分を抽出したら、伝送線路シミュレータ、電磁界シミュレータなどのシミュレータ105に必要なデータを入力部106から入力して、シミュレーションを行い(ステップ910のシミュレーション)、得られたシミュレーション結果から考察して、そのままのレイアウトでも仕様を満足できるのか、或いは対策が必要なのかを判定する(ステップ911の結果判定)。修正が必要な場合は不合格となり、修正範囲の判定をするステップ908の範囲判定へ戻る。

【0007】このようなルーチンを繰り返し、ステップ906のレイアウト判定またはステップ911の結果判定で合格と判断されたら基板の試作を行う(ステップ912の試作)。試作したら試作基板の性能の測定を行い(ステップ913の測定)、測定結果の判定を行う(ステップ914の結果判定)。この測定の結果、仕様を満足していない場合は不合格となり、不具合部分を抽出し対策する(ステップ915の不具合部分の抽出)。この不具合の対策を施すにあたり、対策のためには配線のみの修正でよいのか、部品配置をも修正する必要があるのかを判定するステップ908の範囲判定へ戻る。ステップ913の測定後のステップ914の結果判定で仕様を満足し、合格と判断されたら、基板を製造する(ステップ916の製造)。

【0008】上記のような従来のプリント回路基板設計システムでは、レイアウト設計段階での不具合発生可能性箇所の予測や試作基板の性能測定結果を分析して不具

合部分を抽出する作業を、主に、レイアウト設計者の経験と勘に頼って行っていたため、見落としが生じる恐れがある。また、電磁界シミュレータを用いる場合、配線間の干渉などの電磁界問題は複雑で不具合の分析には多大な時間を必要とし、この分析を行うには多くの経験と勘を必要としていた。しかも、現状の電磁界シミュレータは大規模な基板全体に対して、一度にシミュレーションを実行することが計算機の性能の制限により困難であるため、技術者はシミュレーションを実行すべき箇所、即ち、不具合が生じる危険性があると推定される箇所を予め推定しておく必要がある。しかし、上記と同様の理由により、この過程での見落としが生じる可能性があり、このような場合、電磁界シミュレータを用いても不具合を予測しきれないという恐れがある。

【0009】このように、設計したプリント回路基板の試作前の不具合予測に見落としがあり、不具合を修正しきれなかった場合には、プリント回路基板の試作・評価を行うまでその不具合が発見しないため、試作・修正という過程を何度も繰り返す必要があり、基板の完成までに、多くの労力と長いリードタイムが必要となり、プリント回路基板の設計、製作効率が悪いという不具合があった。

【0010】

【発明が解決しようとする課題】上述の如く、上記プリント回路基板設計システムでは、試作基板の性能の測定結果を分析して不具合部分を検出し、不具合の対策を施す作業を技術者が行っていたため、不具合部分を発見できなかったり、対策の抜けなどが生じて試作基板を何度も作る必要があった。そのため、プリント回路基板を設計して製品を製造するまでには多大な時間とコストがかかるという課題があった。また、不具合の分析や対策を行うには多くの経験を積んだ優秀な技術者が必要であるという課題もあった。

【0011】そこで本発明は上記のような課題を解決するためになされたもので、経験を積んだ優秀な技術者でなくとも、検出洩れが無く確実に不具合部分を検出することのできる不具合部分推定システムを提供することを目的としている。

【0012】

【課題を解決するための手段】第1の発明は、部品情報及びこれらの部品の接続情報を入力する入力手段と、この入力手段で入力された部品情報及びこれらの部品の接続情報に基づいて回路図面のレイアウトデータを作成する回路図作成手段と、この回路図作成手段で作成された回路図面の不具合部分を推定するための事例を蓄積して記憶するデータベースと、前記回路図作成手段により作成された回路情報と前記データベースの記憶内容とを比較し、設計された回路基板の不具合部分を推定する推定手段とを具備する構成を備えている。

【0013】また、第2の発明では、入力された部品情

報及びこれらの部品の接続情報に基づいて回路図面のレイアウトデータを作成する回路図作成手段と、この回路図作成手段で作成されたレイアウトデータに基づき製造された回路基板の不具合部分を推定するための事例を蓄積、記憶するデータベースと、前記回路図作成手段により作成された回路情報と前記データベースとを比較し、前記製造された回路基板の不具合部分を推定する推定手段とを具備する構成を備えている。

#### 【0014】

【発明の実施の形態】以下、本発明の実施の形態を図面を参照して説明する。図1は本発明の回路不具合推定システムを搭載したプリント回路基板設計システムの第1の実施の形態の構成を示したブロック図である。101は設計するプリント回路の部品配置及び配線を行うPCB-CADで、回路図エントリツール11、部品配置ツール12、レイアウトエントリツール13を有している。102はPCB-CAD101に必要な各種情報を入力する入力部、103は設計途中の、又は設計した回路のレイアウトなどを表示する表示部、104はPCB-CAD101で設計した回路が設計ルールを満足しているかどうかを検証するルールチェッカー、105は入力部107から入力された回路情報のシミュレーションを行って、その結果を表示部108に表示するシミュレータ、106はシミュレーション対象の回路情報をシミュレータ106に入力する入力部、107はシミュレーション結果を表示する表示部、108はPCB-CAD101によるプリント回路基板の設計過程で出力される前記プリント回路基板のレイアウトデータや、入力部109から入力されるプリント回路基板を測定した測定データから基板レイアウトの不具合部分を推定する不具合部分推定システム、109は不具合部分推定システム108に必要な各種情報を入力する入力部、110は不具合部分推定システム108の推定結果を出力する出力部である。

【0015】図2は本発明の回路不具合推定システムを搭載したプリント回路基板設計システムの実施の形態の構成の変形例を示したブロック図である。本例は、PCB-CAD101とシミュレータ105と不具合部分推定システム108とが一体化されており、中央制御部111を介して接続されており、この中央制御部111に接続されている入力部112と表示部113がPCB-CAD101、シミュレータ105、不具合部分推定システム108の入力部と表示部を兼ねている。他の構成は図1に示した第1の実施の形態と同様で、中央制御部111によりPCB-CAD101とシミュレータ105と不具合部分推定システム108の動作やデータの送受が自動化されている以外、同様の動作を行う。

【0016】図3は図1、図2に示した本発明のプリント回路基板設計システムのうち不具合部分推定システム108の構成を示したブロック図である。不具合部分推

定システム108は、過去に発生したプリント回路基板上での不具合事例に基づいて作成され、不具合発生が予測されるレイアウト設計に関するデータを蓄積した不具合事例分析データベース92、不具合事例分析データベース92の不具合事例データとPCB-CAD101のレイアウトエントリツール13で作成したプリント回路基板の全レイアウトデータを比較し、全レイアウトデータ中に不具合事例に該当するレイアウトがあるかどうかの判定を行うデータ照合比較部93、データ照合比較部93の判定結果に基づいて、不具合の発生しそうなレイアウトデータを抽出し、後述の電磁界シミュレータに渡す不具合レイアウト抽出部94、不具合事例分析データベース92に不具合発生が予測されるレイアウト設計に関するデータなどを入力するデータベース入力ツール97を有している。

【0017】次に上記した不具合部分推定システム108を用いたプリント基板設計過程について図4のフローチャートを参照して説明する。まず、設計者はステップ201にて入力部102からPCB-CAD101に回路図のエントリとして、これから設計する基板で用いる部品名及び回路接続情報を入力して、プリント基板上に構築する回路を設計する。次に設計者はステップ202にて、入力された回路接続情報を実現するレイアウトの入力部品の配置の決定や配線をPCB-CAD101に行い、ステップ203にて、このレイアウト入力が完了するまでこれを繰り返す。その後、PCB-CAD101は、プリント回路基板全体のレイアウトデータをルールチェッカー104に伝送し、設計ルール違反の有無を確認する(ステップ204)。ここで、設計ルール違反が発見された場合は、ステップ202に戻り、レイアウトを修正し、設計ルール違反がない場合は、ステップ205に進む。

【0018】次に、ステップ205において、PCB-CAD101によって発生された全レイアウトデータは、図3に示した不具合部分推定システム108に入力される。不具合部分推定システム108のデータ照合比較部93はステップ205にて入力された全レイアウトデータと不具合事例分析データベース92の不具合事例データを比較し、ステップ206にて前記レイアウトデータの中に不具合発生可能箇所が含まれているかどうかの判定を行う。このステップ206にて、不具合発生可能箇所がないと判定された場合、全レイアウトデータはステップ210にて全レイアウトデータに従って基板製作が行われる。

【0019】ステップ206にて、前記レイアウトデータに不具合発生可能性のあるパターン(不具合発生可能箇所)が含まれていると判定された場合、全レイアウトデータは、不具合レイアウト抽出部94に送られる。不具合レイアウト抽出部94は、ステップ207にて全レイアウトデータから、上述した不具合発生可能性箇所の



みのレイアウトデータ（不具合発生可能性箇所レイアウトデータ）を抽出する。抽出された不具合発生可能性箇所レイアウトデータは、シミュレータ105に入力される。シミュレータ105はステップ208にて不具合発生可能性箇所のレイアウトデータに対する電磁界解析を行ない、設計者はステップ209にて前記電磁界解析の結果に不具合があるかどうかの判定を行う。

【0020】ステップ209の判定の結果、不具合がないという結果が得られた場合には、全レイアウトデータはステップ210に進み、全レイアウトデータに従って基板試作が行われる。しかし、ステップ209にて、不具合があるという結果が得られた場合、設計されたプリント回路基板のレイアウトに対して変更が必要であるため、ステップ202に戻って、レイアウトの変更又は修正が行われ、ステップ202～ステップ209の過程は不具合が発生しないと判定されるまで繰り返行われる。

【0021】ステップ210にて試作された基板は、ステップ211にてその性能が実測され、ステップ212にて実測による評価を受ける。評価の結果、試作したプリント基板上で不具合が発生しなかった場合、ステップ215に移行して、製品として用いられるプリント回路基板の製造が行われる。しかし、不具合が発生した場合は、ステップ213にて発生した不具合事例をデータベース入力ツール97から不具合事例分析データベース92に入力して（ステップ214）、ステップ202に戻る。

【0022】本実施の形態によれば、不具合部分推定システム108により、図4に示したステップ、206、207の不具合部分の判定、抽出を、従来、経験を積んだ優秀な技術者が判定、抽出のための比較照合に用いたデータと同程度のデータに基づいて行っているため、経験を積んだ優秀な技術者と同程度の精度で前記不具合部分を自動抽出することができ、間違いや検出漏れが少なく、常に安定したレベルの不具合部分の抽出を迅速に行うことができる。これにより、電磁シミュレーションが確度よく行えるため、プリント回路の試作、測定、修正を繰り返す回数を減らすことができ、仕様を満足する設計どおりのプリント回路基板を効率よく製造することができる。

【0023】次に、図1、図2に示した不具合部分推定システムの動作の変形例を本発明の不具合部分推定システムの第2の実施の形態として説明する。本例の不具合部分推定システム108は構成的には図4のシステムと同一である。異なる点はレイアウト入力に際し、レイアウト情報が入力される毎に不具合部分推定システム108で不具合の有無を判定し、もし不具合が抽出された場合、これを是正するようにレイアウト入力者に警告を行うようにする点である。

【0024】次に本実施の形態の動作について説明す

る。図5は本例の不具合部分推定システム108を用いたプリント回路基板の設計過程を示したフローチャートである。まず、図4で説明した設計過程と同様に、ステップ221で回路図のエントリーを行い、次にステップ222でレイアウト入力を行う。ここでステップ223で設計ルールに違反していないかの判断を行い、設計ルールに違反している場合は、ステップ222に戻り、レイアウト入力をやり直す。設計ルール違反がない場合は、ステップ224で不具合D、Bを参照し、不具合の有無を判定する（ステップ225）。ここで、不具合がある場合は、不具合発生可能性箇所への警告を設計者に行い（ステップ226）、ステップ222のレイアウト入力に戻る。

【0025】このようにステップ222からステップ226の手順でレイアウト入力が完了すると（ステップ227）、基板試作を行い（ステップ230）、更に試作した基板の測定を行う（ステップ231）。この測定の結果を判定し（ステップ232）仕様を満足していない場合は不具合部分のレイアウトを抽出する（ステップ233）。そして、抽出した不具合部分を電磁界シミュレータでシミュレーションを行い（ステップ234）、確かにこの抽出された部分で不具合が発生していることが確認されると、この新不具合事例をD、Bへ追加登録を行い（ステップ235）、ステップ222のレイアウト入力に戻り、レイアウト修正を行い、ステップ222からステップ235の手順を繰り返す。ステップ232で試作基板の測定結果が仕様を満足するものになると、基板製造（ステップ236）を行い、終了となる。

【0026】本実施の形態によれば、PCB-CAD101により回路基板設計の完成度が高いため、その分、試作基板の性能実測で不具合部分が出る可能性が少なく、以降の処理が円滑に行うことができる。他の効果は図1に示した第1の実施の形態と同様である。

【0027】以上説明した実施の形態では、不具合事例分析データベース92のみを用いて不具合部分の推定を行っているが、これに限定されるものではなく、電磁界シミュレータの結果や、試作基板の測定結果から判明する不具合事例も少なくない。以下に、不具合事例分析データベース92の他に、電磁界シミュレータの結果や、試作基板の測定結果をも用いて、不具合部分の推定を行う実施の形態について説明する。

【0028】図6は図1、図2に示した不具合部分推定システムの詳細を示した第3の実施の形態の構成を示したブロック図である。301は電磁界シミュレーションを行う電磁界シミュレータ、302は前記電磁界シミュレーションの結果を蓄積するシミュレーションデータベース、303はプリント回路基板の基本となるレイアウトの各種のパターン形状及び部品配置を実測する基本レイアウト測定部、304は前記基本レイアウトの測定結果を蓄積する基本レイアウト測定データベース、305

はプリント回路基板の過去の不具合事例を分析する不具合事例分析手段、306は前記不具合事例分析手段305の分析結果である不具合事例を蓄積する不具合事例分析データベース、307は、前記シミュレーションデータベース302内のシミュレーションデータ、前記基本レイアウト測定データベース304内の測定データ及び前記不具合事例分析データベース306内の分析データと、PCB-CAD101より出力される設計されたプリント回路基板のレイアウトデータ40、又は試作されたプリント回路基板の測定結果30とを照合し、不具合の原因と推定される設計されたプリント回路基板のレイアウトデータを推定する推定手段である。尚、これら機能ブロックより構成される不具合部分推定システムはコンピュータ上を制御するソフトウェアで構成されている。ここで、電磁界シミュレータ301は図1、図2に示すシミュレータ105であってもよい。

【0029】次に本実施の形態の動作について説明する。電磁界シミュレータ301はプリント基板上の基本的な形状及び位置関係のレイアウト、或いは不具合が生じそうなレイアウトや不具合が生じたレイアウトの電磁界解析を行い、その結果得られるパターン間の電磁干渉データ、パターンの放射データ、パターンの伝送特性などの解析結果をシミュレーションデータベース302に

| No. | 配線1       |
|-----|-----------|
| 1   | TX-BPF-IN |
| 2   | PA-IN     |
| 3   | 1st LO    |

【0033】No. 1は、送信バンドパスフィルタの入力配線(TX-BPF-IN)と出力配線(TX-BPF-OUT)の組を表している。この2線間に干渉が生じるとバンドパスフィルタの阻止域減衰量が劣化して、本来送信すべきでない不要スプリアス成分がアンテナから送信され、他の無線システムに妨害を与えることとなる。

【0034】No. 2は、電力増幅器の入力配線(PA-IN)と出力配線(PA-OUT)の組を表している。電力増幅器は一般に30~40dBの高利得であるため、この2線間に干渉が生じると、発振を起こして所望の動作をしないばかりか、本来送信すべきでない不要スプリアス成分がアンテナから送信され、他の無線システムに妨害を与えることとなる。

【0035】No. 3は、第1ローカル信号配線(1st LO)とデュプレクサ出力配線(DUP-OUT)の組を表している。この2線間に干渉が生じても、本来送信すべきでないローカルリーク成分がアンテナから送信され、他の無線システムに妨害を与えることとなる。

【0036】上記したリストでは省略しているが無線回路基板上では、この他にも、干渉を避けるべき配線同士の組み合わせが多くある。これらは過去の干渉による不具合事例の知識をデータベース化したものであり、また

蓄積する。

【0030】基本レイアウト測定部303は実際に作成したプリント回路基板の基本的な形状および位置関係のレイアウト、或いは不具合が生じそうなレイアウトの基板を実測し、その結果得られるパターン間の電磁干渉データ、パターンの放射データ、パターンの伝送特性などの実測測定結果を基本レイアウト測定データベース304に蓄積する。

【0031】不具合事例分析手段305は過去の不具合事例がどのようなレイアウトでどのようにして不具合を生じたかを分析し、不具合事例分析データベース306に前記不具合事例の分析結果を蓄積する。ここで、不具合事例の分析結果の具体例を挙げておく。プリント回路基板上にフィルター回路を形成したが、設計どおりの性能が得られなかった場合、これは前記フィルター回路に近接して配置されたパターンに信号が漏洩しているためであり、不具合の原因となるフィルター回路のパターンやそれに近接して配置されているパターンのなどのデータが上記不具合事例と共に、蓄積される。

【0032】上記した不具合事例データベース306の具体的な構成例として、下記のような干渉を避けるべき2つの配線の組のリストがある(無線回路基板の場合の例)。

| 配線2        |
|------------|
| TX-BPF-OUT |
| PA-OUT     |
| DUP-OUT    |

技術の進展に伴う新たな干渉不具合事例を不具合事例分析データベース306に適宜追加出来るようにしたものである。

【0037】推定手段307は前記シミュレーションデータベース302内のシミュレーションデータ、基本レイアウト測定データベース304内の測定データ及び不具合事例分析データベース306内の分析データと、PCB-CAD101から出力される設計したプリント回路基板のレイアウトデータ40、或いは試作プリント回路基板の測定結果30とを照合することにより、各データ間の周波数やレベルなどの各種パラメータを比較して類似しているようなデータを検出し、この検出したシミュレーションデータまたは測定データまたは不具合事例データを得たレイアウトと、類似しているような設計プリント回路基板又は試作プリント回路基板のレイアウト部分や、不具合の原因と推定されるようなレイアウト部分を不具合部分推定結果50として出力する。

【0038】ここで、不具合事例分析データベース306とPCB-CAD101から入力されるレイアウトデータとの比較照合について説明する。上記の不具合事例分析データベースの内容と、レイアウトデータを照合するためには、レイアウトデータのなかに、「TX-BPF-IN」、「TX-BPF-OUT」等の配線名を示

す付加情報が含まれていることが必要であるが、これは回路図エントリツール（PCB-CAD101に設けられている）での接続情報入力時に付加することができる。この付加情報はレイアウトデータ作成後も当該配線データの情報の一部として保持されている。

【0039】推定手段307は、PCB-CAD101から入力されるレイアウトデータのなかの個々の配線が持っている上記した付加情報と、不具合事例分析データベース306に蓄積されている干渉を避けるべき2つの線の組のリストとの間の比較照合を行って、レイアウトデータ中に干渉を避けるべき2つの線があった場合には、これを不具合部分推定結果50として出力する。

【0040】また、推定手段307は、PCB-CAD101から入力されるレイアウトデータ40のパターンの中に、シミュレーションデータベース302に蓄積されている不具合パターン（例えば、フィルタ回路に悪影響を与えるフィルタ回路に近接配置されたパターンなど）と一致したり、或いは似ているものがあると、前記PCB-CAD101から入力されるレイアウトデータのパターンを不具合部分50として抽出する。同様に、推定手段307は、PCB-CAD101から入力されるレイアウトデータ40のパターンの中に基本レイアウト測定データベース304に蓄積されている不具合パターンと一致したり、或いは似ているものがあると、前記PCB-CAD101から入力されるレイアウトデータのパターンを不具合部分推定結果50として抽出する。

【0041】推定手段307は、こうして推定した不具合部分推定結果50とそれに関するデータを不具合事例分析手段305にフィードバックして、不具合事例分析データベース306に不具合事例として蓄積する。

【0042】本実施の形態によれば、コンピュータなどで構築した不具合部分推定システム108はシミュレーションデータベース302、基本レイアウト測定データベース304及び不具合事例分析データベース306に蓄積されているプリント回路設計上の不具合データと、PCB-CAD101から入力される現在設計しているプリント回路基板のレイアウトデータ、又は測定手段から入力される試作プリント回路基板の測定データとを比較照合して、現在設計しているプリント回路基板の不具合部分の推定を行うことができる。このため、経験を積んだ優秀な技術者と同程度の精度で前記不具合部分の推定を行うことができ、しかも、これをコンピュータが行うため、間違いや検出洩れが少なく、常に安定したレベルの不具合部分の推定を迅速に行うことができ、プリント回路基板の試作、測定、修正を繰り返すことなく、仕様を満足する設計どおりのプリント回路基板を効率よく製造することができる。

【0043】図7は図1、図2に示した本発明の不具合部分推定システムの第4の実施の形態を示したブロック図である。本例は、基本レイアウト測定部303と基本

レイアウト測定データベース304、不具合事例分析手段305と不具合事例分析データベース306及び推定手段307とから構成されている。従って、本例の推定手段307は、前記基本レイアウト測定データベース304の測定データ及び不具合事例分析データベース306の分析データとPCB-CAD101により設計したプリント回路基板のレイアウトデータ40、又は測定手段より入力された試作基板の測定結果30とを照合することにより、周波数やレベルなどの各種パラメータを比較して類似しているようなデータを検出し、レイアウトデータ40の中で、その検出した測定データまたは不具合事例分析データを得たレイアウトと類似している部分や、不具合の原因と推定されるようなレイアウト部分を不具合部分測定結果50として出力する。推定手段307は、こうして推定した不具合部分推定結果50とそれに関するデータを不具合事例分析手段305にフィードバックして、不具合事例分析データベース306に不具合事例として蓄積する。

【0044】本実施の形態によれば、推定手段307はシミュレーションデータを用いないため、その分、不具合部分推定結果50の精度が図2に示した第1の実施の形態に比べて落ちるが、構成が簡単化する分、システムを安価にでき、他は第1の実施の形態と同様で、同様の効果がある。

【0045】図8は図1、図2に示した本発明の不具合部分推定システムの第5の実施の形態を示したブロック図である。本例は、電磁界シミュレータ301とシミュレーションデータベース302、不具合事例分析手段305と不具合事例分析データベース306及び推定手段307とから構成されている。従って、本例の推定手段307は、前記シミュレーションデータベース302のシミュレーションデータ及び不具合事例分析データベース306の分析データとPCB-CAD101により設計したプリント回路基板のレイアウトデータ40、又は測定手段より入力された試作基板の測定結果30とを照合することにより、周波数やレベルなどの各種パラメータを比較して類似したデータを出力し、レイアウトデータ40の中で、その検出したシミュレーションデータまたは不具合事例分析データを得たレイアウトと類似している部分や、不具合の原因と推定されるようなレイアウト部分を不具合部分推定結果50として検出する。推定手段307は、こうして推定した不具合部分推定結果50とそれに関するデータを不具合事例分析手段305にフィードバックして、不具合事例分析データベース306に不具合事例として蓄積する。

【0046】本実施の形態によれば、推定手段307は基本レイアウト測定データを用いないため、その分、不具合部分推定結果の精度が図2に示した第1の実施の形態に比べて落ちるが、構成が簡単化する分、システムを安価にでき、他は第1の実施の形態と同様で、同様の効

果がある。

【0047】図9は図1、図2に示した本発明の不具合部分推定システムの第6の実施の形態を示したブロック図である。本例は、電磁界シミュレータ301とシミュレーションデータベース303、基本レイアウト測定部303と基本レイアウト測定データベース304及び推定手段307とから構成されている。従って、本例の推定手段307は、前記シミュレーションデータベース302のシミュレーションデータ及び基本レイアウト測定データベース304の測定データとPCB-CAD101により設計したプリント回路基板のレイアウトデータ40、又は測定手段より入力された試作基板の測定結果30とを照合することにより、周波数やレベルなどの各種パラメータを比較して類似したデータを検出し、レイアウトデータ40の中で、その検出したシミュレーションデータまたは基本レイアウト測定データを得たレイアウトと類似している部分で不具合の原因と推定されるようなレイアウト部分を不具合部分推定結果50として出力する。

【0048】本実施の形態によれば、推定手段307は不具合事例分析データを用いないため、その分、不具合部分推定結果50の精度が図2に示した第1の実施の形態に比べて落ちるが、構成が簡単化する分、システムを安価にでき、他は第1の実施の形態と同様で、同様の効果がある。

【0049】図10は図1、図2に示した本発明の不具合部分推定システムの第7の実施の形態を示したブロック図である。本例は、電磁界シミュレータ301とシミュレーションデータベース302及び推定手段307とから構成されている。従って、本例の推定手段307は、前記シミュレーションデータベース302のシミュレーションデータとPCB-CAD101により設計したプリント回路基板のレイアウトデータ40、又は測定手段より入力された試作基板の測定結果30とを照合することにより、周波数やレベルなどの各種パラメータを比較して類似したデータを検出し、レイアウトデータ40の中で、その検出したシミュレーションデータを得たレイアウトと類似している部分で不具合の原因と推定されるようなレイアウト部分を不具合部分推定結果50として出力する。

【0050】本実施の形態によれば、推定手段307は基本レイアウト測定データ及び不具合事例分析データを用いないため、その分、不具合部分推定結果50の精度が図2に示した第1の実施の形態に比べて落ちるが、構成が更に簡単化する分、システムを安価にでき、他は第1の実施の形態と同様で、同様の効果がある。

【0051】図11は図1、図2に示した本発明の不具合部分推定システムの第8の実施の形態を示したブロック図である。本例は、基本レイアウト測定部303と基本レイアウト測定データベース304及び推定手段30

7とから構成されている。従って、本例の推定手段307は、前記基本レイアウト測定データベース304の基本レイアウト測定データとPCB-CAD101により設計したプリント回路基板のレイアウトデータ40、又は測定手段より入力された試作基板の測定結果30とを照合することにより、周波数やレベルなどの各種パラメータを比較して類似したデータを検出し、レイアウトデータ40の中で、検出した基本レイアウト測定データを得たレイアウトと類似している部分で不具合の原因と推定されるようなレイアウト部分を不具合部分推定結果50として出力する。

【0052】本実施の形態によれば、推定手段307はシミュレーションデータ及び不具合事例分析データを用いないため、その分、不具合部分推定結果50の精度が図2に示した第1の実施の形態に比べて落ちるが、構成が更に簡単化する分、システムを安価にでき、他は第1の実施の形態と同様で、同様の効果がある。

【0053】図12は本発明の不具合部分推定システムの第9の実施の形態を示したブロック図である。本例は、不具合事例分析手段305と不具合事例分析データベース306及び推定手段307とから構成されている。従って、本例の推定手段307は、前記不具合事例分析データベース306の不具合事例分析データとPCB-CAD101により設計したプリント回路基板のレイアウトデータ40、又は測定手段より入力された試作基板の測定結果30とを照合することにより、周波数やレベルなどの各種パラメータを比較して類似したデータを検出し、レイアウトデータ40の中で、その検出した不具合事例分析データを得たレイアウトと類似している部分で不具合の原因と推定されるような不具合部分を不具合部分推定結果50として出力する。

【0054】推定手段307は、こうして推定した不具合部分推定結果50とそれに関するデータを不具合事例分析手段305にフィードバックして、不具合事例分析データベース306に不具合事例として蓄積する。

【0055】本実施の形態によれば、推定手段307はシミュレーションデータ及び基本レイアウト測定データを用いないため、その分、不具合部分推定結果50の精度が図2に示した第1の実施の形態に比べて落ちるが、構成が更に簡単化する分、システムを安価にでき、他は第1の実施の形態と同様で、同様の効果がある。

【0056】尚、以上説明した各実施の形態は、PCB-CAD101に回路情報を入力後、PCB-CAD101上で不具合の予測を行うもので、不具合部分推定システム108はPCB-CAD101の回路基板設計の段階で用いられる構成について説明した。

【0057】しかし、これらの各実施例はこれに限定されず、例えば、図4のステップ207や図5のステップ233のように、回路基板の試作後の不具合について推定するものであってもよい。

【0058】更に、不具合部分推定システム108をPCB-CAD101の回路基板設計の段階で用い、且つ回路基板の試作後の段階で用いる実施の形態が考えられるが、それは上記した第1又は第2の実施の形態と第3～第9の実施の形態のいずれか一つを組み合わせた構成を取ることにになり、両方の効果を有することになる。

【0059】

【発明の効果】以上説明したように本発明によれば、設計したプリント回路基板や試作した回路基板の不具合部分を経験を積んだ優秀な技術者と同一レベルで、しかも検出洩れなく確実に自動的に推定することができるため、プリント回路基板の試作、修正回数を少なくでき、プリント回路基板の設計、試作を短時間且つ効率的に行うことができる。

【図面の簡単な説明】

【図1】本発明の回路不具合推定システムを搭載したプリント回路基板設計システムの第1の実施の形態の構成を示したブロック図。

【図2】本発明の回路不具合推定システムを搭載したプリント回路基板設計システムの変形例の構成を示したブロック図。

【図3】図1、図2に示した不具合推定システムの第1の実施の形態の構成を示したブロック図。

【図4】プリント回路基板設計システムの設計手順を示したフローチャート。

【図5】プリント回路基板設計システムの設計手順を示したフローチャート。

【図6】図1、図2に示した不具合部分推定システムの第3の実施の形態を示した詳細ブロック図。

【図7】図1、図2に示した不具合部分推定システムの第4の実施の形態を示した詳細ブロック図。

【図8】図1、図2に示した不具合部分推定システムの第5の実施の形態を示した詳細ブロック図。

【図9】図1、図2に示した不具合部分推定システムの第6の実施の形態を示した詳細ブロック図。

【図10】図1、図2に示した不具合部分推定システムの第7の実施の形態を示した詳細ブロック図。

【図11】図1、図2に示した不具合部分推定システムの第8の実施の形態を示した詳細ブロック図。

【図12】図1、図2に示した不具合部分推定システムの第9の実施の形態を示した詳細ブロック図。


【図13】従来のプリント回路基板設計システムの構成例を示したブロック図。

【図14】従来のプリント回路基板設計システムの設計手順を示したフローチャート。


【符号の説明】

- 101 PCB-CAD
- 104 ルールチェッカー
- 105 シミュレータ
- 108 不具合部分推定システム
- 301 電磁界シミュレータ
- 302 シミュレーションデータベース
- 303 基本レイアウト測定部
- 304 基本レイアウト測定データベース
- 305 不具合事例分析手段
- 306 不具合事例分析データベース
- 307 推定手段


【図1】




【図2】




【図3】




【図6】




【図7】




【図8】



【図4】




【図5】







【図9】




【図10】




【図11】




【図12】



【図13】



【図14】



## フロントページの続き

(51)Int.Cl.<sup>6</sup>

識別記号

F I

H 0 1 L 21/82

C

(72)発明者 天野 隆  
東京都日野市旭が丘3丁目1番地の1 株  
式会社東芝日野工場内

(72)発明者 畠野 正孝  
東京都日野市旭が丘3丁目1番地の1 株  
式会社東芝日野工場内

(72)発明者 照井 泰邦  
東京都日野市旭が丘3丁目1番地の1 株  
式会社東芝日野工場内

(72)発明者 扇田 幸治  
東京都日野市旭が丘3丁目1番地の1 株  
式会社東芝日野工場内

**THIS PAGE BLANK (USPTO)**

PN - JP10247207 A 19980914  
 PD - 1998-09-14  
 PR - JP19970050105 19970305  
 OPD - 1997-03-05  
 TI - SYSTEM FOR ESTIMATING INCONVENIENT PART  
 IN - HATAKENO MASATAKA; HAYASHIBARA MIKIO; AMANO  
 TAKASHI; CHIBA NORIMICHI; OGIDA KOJI; TERUI YASUKUNI; TOKUNAGA  
 TATSUYA  
 PA - TOKYO SHIBAURA ELECTRIC CO  
 IC - G06F17/50 ; G01R31/28 ; G06F17/00 ; H01L21/82 ; H05K3/00  
 © WPI / DERWENT

TI - Defective part partial estimation system for printed circuit board used in  
 electronic device - has estimation unit which compares circuit information to data stored in  
 simulation database, and estimates defective part of designed circuit board  
 PR - JP19970050105 19970305  
 PN - JP10247207 A 19980914 DW199847 G06F17/50 017pp  
 PA - (TOKE ) TOSHIBA KK  
 IC - G01R31/28 ; G06F17/00 ; G06F17/50 ; H01L21/82 ; H05K3/00  
 AB - J10247207 The system includes an input unit which receives the component  
 data and the component connection data. A circuit diagram production unit generates the  
 layout data of the circuit diagram surface based on the input data.  
 - A simulation database (302) stores the example for estimating the defective part of the  
 circuit diagram surface. An estimation unit (107) compares the circuit information and the  
 stored contents of the database, and estimates the defective part of the designed circuit board.  
 - ADVANTAGE - Enables automatic and reliable estimation of defective part. Reduces  
 trial production of printed circuit board and frequency of correction thereby shortening  
 production time.  
 - (Dwg.1/14)  
 OPD - 1997-03-05  
 AN - 1998-552778 [47]  
 © PAJ / JPO

PN - JP10247207 A 19980914  
 PD - 1998-09-14  
 AP - JP19970050105 19970305  
 IN - CHIBA NORIMICHI; HAYASHIBARA MIKIO; TOKUNAGA  
 TATSUYA; AMANO TAKASHI; HATAKENO MASATAKA; TERUI YASUKUNI; OGIDA  
 KOJI  
 PA - TOSHIBA CORP  
 TI - SYSTEM FOR ESTIMATING INCONVENIENT PART  
 AB - PROBLEM TO BE SOLVED: To surely and automatically detect an  
 inconvenient part without the omission of detection.  
 - SOLUTION: An estimation means 307 compares and collates layout data 40 obtained  
 from PCB(printed circuit board)-CAD, or a trial board measurement result 30,  
 electromagnetic analysis result data by the simulation of the printed circuit board in a  
 simulation database 302, layout analysis result data by the observation of the layout of the  
 printed circuit board in a basic layout measurement database 304 and inconvenient example  
 data of a printed circuit board in an inconvenient example analysis database 306, and outputs

**THIS PAGE BLANK (USPTO)**

the estimated result of a part where the inconvenience of the printed circuit board which is designed or tried is to occur. Since data of the databases are in the same levels as data used for estimating the inconvenient part by an experienced engineer, the inconvenient part can securely and automatically be detected to the same degree as the engineer, and the omission of detection hardly exists since it differs from a man.

I - G06F17/50 ;G01R31/28 ;G06F17/00 ;H01L21/82 ;H05K3/00

**THIS PAGE BLANK (USPTO)**